Все новости от 16 января 2007 г.

НР пытается обойти закон Мура

Более того, в таких микросхемах можно применять транзисторы того же размера, что и в современных конструкциях FPGA, изготавливая их на минимально модифицированном существующем оборудовании.

FPGA – это интегральные микросхемы с программируемыми логическими компонентами и соединениями, которые можно настраивать для решения специфических задач пользователя. Такие чипы применяются во многих областях, включая связь, автомобилестроение и потребительскую электронику.

Новая технология использует архитектуру с коммутирующей матрицей на основе нанопроводников, расположенной поверх обычной структуры КМОП, — НР называет ее field programmable nanowire interconnect (FPNI). Работа опубликована в номере за 24 января журнала «Нанотехнология» (Nano/CMOS Architectures Using Field-Programmable Nanowire Interconnect). Исследование проводилось с применением классических методов моделирования и имитации, но НР работает над реальным чипом и в этом году намерена получить прототип.

«По мере дальнейшего уменьшения размеров элементов электронных микросхем закон Мура упирается в законы физики, — говорит один из авторов проекта, директор лаборатории квантовых исследований HP Labs Стэн Уильямс. — При наномасштабах выделяется чрезмерное количество тепла и значительно повышается уровень дефектных элементов. Нам удалось соединить в гибридной схеме обычную технологию КМОП с наномасштабными коммутирующими устройствами, что повышает эффективную плотность транзисторов, понижает тепловыделение и существенно улучшает устойчивость к дефектам».

В работе используется идея соединения коммутирующей матрицы и структуры КМОП, предложенная Дмитрием Страковым и Константином Лихаревым из Нью-Йоркского университета Stony Brook. Подход НР опирается на богатый опыт в области изготовления коммутирующих матриц и вносит в исходную конструкцию ряд изменений для повышения производительности микросхем.

В FPNI все логические операции выполняются в структуре КМОП, тогда как передача сигналов осуществляется главным образом через коммутирующую матрицу, расположенную поверх слоя транзисторов. Так как в обычных FPGA от 80% до 90% элементов КМОП используется для передачи сигналов, схема FPNI гораздо эффективнее; плотность транзисторов, реально задействованных в логических операциях, гораздо выше, а для маршрутизации сигналов требуется меньше электроэнергии.

Исследователи предложили «консервативную» модель чипа с использованием проводников коммутирующей матрицы толщиной 15 нм в сочетании со структурой КМОП с полушагом между проводниками 45-нм. Такая технология, по их мнению, будет практически достижимой к 2010 году. Это соответствует скачку сразу на три поколения вперед по программе International Technology Roadmap for Silicon без необходимости уменьшать размеры транзисторов.

Другая модель, основанная на проводниках толщиной 4,5 нм, по мнению исследователей, может быть реализована к 2020 году. В сочетании с 45-нм элементами КМОП она может дать гибридный чип FPGA размером всего 4% от размера матрицы FPGA, состоящей только из 45-нм элементов. Благодаря высокому параллелизму, характерному для архитектуры FPGA, эти чипы потребляют сравнительно мало энергии. К тому же коммутирующая матрица позволяет обходить дефектные элементы, которых при таких размерах проводников может быть достаточно много. Имитация показала, что у чипов FPNI с 20% разрывов проводников в произвольных местах сохраняется уровень выхода годных в 75%, а производительность уменьшается незначительно, что должно сделать эту технологию экономически выгодной в производстве.

Так выглядит область структуры коммутирующих нанопроводников с минимальным количеством дефектов под атомно-силовым сканирующим микроскопом

Источник: Пресс-релиз НР

 В продолжение темы:

Обсуждение и комментарии

	Прям как параллельный 10 Mar 2007 11:49 AM
Дааааа.... Круто....